台积电5奈米晶圆进入量产 将加快2奈米研发

据台湾媒体《工商时报》报道，台积电21日发布2019度年报，在先进制程及先进封装等技术研发上已有明显突破。台积电今年除了5奈米进入量产、3奈米持续研发外，今年会加快2奈米研发速度。另外，台积电看好整合型扇出（InFO）等先进封装保持强劲成长，今年投入包括系统整合芯片（SoIC）等3D先进封装技术开发，以提供业界系统级解决方案。

　　台积电去年5奈米制程（N5）进入试产并在今年进入量产，可望拓展客户的产品组合，并且随着客户寻求建立其产品领导地位时扩大潜在市场。

　　台积电在年报中指出，虽然半导体产业逼近硅晶的物理极限，N5制程仍遵循摩尔定律，3奈米（N3）制程技术大幅提升芯片密度及降低功耗并维持相同的芯片效能，去年的研发着重于基础制程制定、良率提升、晶体管及导线效能改善以及可靠性评估，今年将持续进行N3制程技术的全面开发。

　　台积电去年领先半导体产业进行2奈米（N2）制程技术的研发，在关键的微影技术上开始进行N2以下技术开发的先期准备。年报中指出，N5技术已经顺利移转，针对N3技术的开发，EUV微影技术展现优异的光学能力与符合预期的芯片良率。台积电今年将在N2及更先进制程上将着重于改善EUV技术的质量与成本。

　　台积电藉由无缝整合的前段晶圆制程与后段芯片封装，提供先进封装解决方案，实现了晶圆级制程的系统整合，去年推出第五代InFO解决方案支持行动装置及高效能运算产品，CoWoS（基板上晶圆上芯片封装）技术持续更大尺寸中介层的异质整合。台积电开发SoIC先进封装技术，是领先业界的3D芯片堆栈解决方案，能够整合多个非常邻近的芯片并提供最佳的系统效能。

　　台积电董事长刘德音及总裁魏哲家在致股东报告书中指出，今年国际间贸易紧张局势造成总体经济的不确定性持续存在，台积电将保持灵活的应变能力，致力于业务的基本体质，进一步加速技术的差异化。台积电是“大家的晶圆技术产能提供者”（everyones　foundry），公平且公正的对待所有客户，会尽全力保护智慧财产，秉持最高的诚信正直原则经营业务，并且坚守技术领先、卓越制造、客户信任的三位一体竞争优势。